Flexible DMA Unit
Statt diese IP-Blöcke mit vielen Signalpfaden und Multiplexern zu verbinden, werden FPGA-intern zwei Möglichkeiten unterstützt. Die Datenworte werden entweder vom Prozessor gelesen bzw. geschrieben, oder sie werden unabhängig vom Prozessor nanosekundengenau mit einer DMA Unit kopiert. Bild 5 zeigt ein vereinfachtes Blockschaltbild der FPGA-Funktionalität. So können z.B. Sollwerte getriggert vom DC-Signal in wenigen Nanosekunden vom Ethercat-IP-Dual-Port-RAM zu Drive-IP-Registern übertragen werden. Genauso kann auch ein Istwert vom Encoder – auch zeitgetriggert – zum Ethercat-IP-Dual-Port-RAM kopiert werden, der dann beim nächsten Durchlauf des zugehörigen Ethercat Frames zur Steuerung versendet wird. Die außergewöhnlich geringe Latenzzeit in Kombination mit der Regelungstechnik in VHDL (= in Hardware) erlaubt es, dass Ethercat Frames mit Sollwerten nur kurz vor dem DC-Signal durchlaufen müssen, bzw. Ethercat Frames zum Weiterleiten der Istwerte schon kurz nach dem DC-Signal durchlaufen dürfen. Die extrem geringe Latenzzeit ermöglicht es, dass Algorithmen des IPC mehr Zeit nutzen können; alternativ kann die Zykluszeit reduziert werden (Bild 6). In der Praxis heißt das, dass der AX8000 auch bei einer Zykluszeit von nur 62,5µs zwei Frames pro Zyklus verarbeiten kann. Jedoch muss beachtet werden, dass diese hohe Performance nur in eher kleinen Teilsystemen mit nicht zu langen Ethernet-Frames möglich ist. Bei größeren Anlagen kann durch eine Aufteilung der Feldbuskommunikation auf mehrere parallele Stränge die erforderliche Zykluszeit ermöglicht werden.
Motion Control IP
In den letzten Jahren forschen und entwickeln viele Teams an innovativen Algorithmen für Synchron-, Reluktanz- und Asynchronmaschinen oder an sehr speziellen Projekten wie der Linearisierung einer Kniehebelkinematik. Durch die fehlenden offenen und standardisierten Schnittstellen werden deshalb immer wieder einzelne Hardware-Baugruppen in kleinen Stückzahlen erstellt. Bisher war der Einsatz von Intellectual Property (IP) bei Antriebsreglern nicht vorgesehen. Hersteller öffnen die Gerätearchitektur in der Regel nicht für Maschinenbauunternehmen oder Endkunden. Das liegt vor allem an der geringen Rechenleistung der bisher eingesetzten µ-Controller bzw. DSPs, die meist in Assembler bzw. der hardwarenahen Sprache C programmiert sind. Bei einem Twincat-basierten Servoantrieb ist der Einsatz von IP naheliegend. Durch die heute verfügbare Hardware ist die Programmierung eines Antriebs viel weniger zeitkritisch. Weil ein Teil der Algorithmen innerhalb des FPGAs in VHDL implementiert sind, reduziert sich die Anzahl der notwendigen Tasks innerhalb eines Antriebs. Aufwendige Algorithmen können mit der leistungsfähigen ARM-CPU mit FPU gerechnet werden. Auch die Nutzung der installierten Prozessorleistung ist viel effizienter, da Compiler-Technik zum Einsatz kommt. Matlab/Simulink vom Unternehmen Mathworks gilt als Standard-Tool zur Simulation von Regelkreisen. In fast jeder Entwicklungsabteilung findet sich mindestens eine Lizenz. Die Anbindung von Matlab/Simulink ermöglicht die Ausführung von Twincat-Modulen, die in der Simulationsumgebung Simulink als Modell erzeugt wurden. Durch die gewählte Art der Anbindung werden die Parameter und Variablen in der grafischen Oberfläche von Twincat 3 dargestellt und können zur Laufzeit auch in der Echtzeitumgebung betrachtet und geändert werden.
